GDDR5

技术细节

GDDR5和GDDR4一样基于DDR3 SDRAM改造而来，基本内存架构和DDR3相若，内存预取也是相同的8n设置。所谓的“预取”，及内存芯片内部的内存数组传输率与输出/输入（I/O）访问传输率的比值，“8n”代表I/O缓冲器一次读取内存数组中8位的数据，提升内存外部的传输速度。

GDDR5为了增大带宽并降低延时，避免出现GDDR4那样高带宽但高延时的情况，与DDR3相比，GDDR5显示内存使用了DQ并行双数据总线，相当于提供了在GDDR3的基础上多加了一条通道，而GDDR3显示内存、DDR3内存却只有一条通道；另外，GDDR5采用时钟频率分离的设计，地址与命令总线采用其中一组时钟频率信号，而数据总线则采用另外独立的一组，且为地址与命令总线时钟频率的两倍。所以GDDR5的理论速度可达DDR3的四倍、GDDR3/GDDR4的两倍，5GT/s以上的高传输率（亦即坊间所谓的5GHz高频）变成可能，通过高频率有可能使一款128bit的显卡性能超过DDR3的256bit显卡。 。

相比GDDR3或GDDR4显示内存而言工作电压从1.8V降为电压仅有1.5V，还具有新电源管理技术，功耗更低。 且GDDR3使用的为80nm制程，而GDDR5为55nm，制程的提高使芯片的体积缩小，发热量也可以低许多。

一般GDDR5需搭配PCI-E以上规格的显卡才有支持。但Sony新一代家庭游戏机PlayStation 4也使用了GDDR5，其搭载由AMD定制的APU，配合HSA，可直接使用GDDR5作为数据访问使用。

频率

厂商标示的是数据频率，数据频率相等于运作频率的4倍。6000MHz GDDR5的实际运作频率是1500MHz。DDR记亿体会于一个时钟周期内的上升期和下降期各传输一次数据，DQ并行双总线也令数据传输量倍增。

下一代接替品

2011年早期有消息指出，DDR4 SDRAM内存问世后，将会有基于DDR4标准的GDDR6显示内存标准，亦即“ 第六版图形用双倍数据传输率 ”（Graphics Double Data Rate, version 6，简称GDDR6），将由AMD与JEDEC于2012年合作制定，除此以外还有NVIDIA、Intel、高通、德州仪器、Cisco等信息企业参与该标准的制定。 该标准或基于DDR4 SDRAM，与基于DDR3 SDRAM的GDDR5将有不少技术差异。

尽管有不少消息称该标准将于2014年完成，实际产品将会到2020年会大规模使用。 然而，至今JEDEC以及其相关合作伙伴仍未公布任何关于GDDR6的相关信息。 直到2015年4月为止，NVIDIA所发售的GeForce 900系列显示核心仍然使用GDDR5显示内存，但等效时钟频率提升至7,010MHz上下；而AMD则是公布了HBM堆栈式显示内存技术，2015年6月，AMD发表Radeon Rx 300系列有搭载HBM技术的显卡。

HBM比起GDDR5拥有更高的带宽和比特，比特部分每一颗HBM内存就高达1024位，内存时钟频率只有500左右，电压也比GDDR5小，还能缩小内存布置空间，不过制造困难成本也高，所以供应量非常少。因HBM产量低而且成本高昂，此时再有GDDR6显示内存将接替GDDR5的消息流出。

在HBM发布之后，HBM 2也成功开发出来，内存比特提升至两倍。

美光科技于2015年10月宣布成功开发出GDDR5X，比GDDR5更高、逼近现时HBM的带宽速度（于内存总线维持256比特、等效时钟频率14GHz的条件下，至少可拥有448GB/s的带宽）。目前已知GDDR5X相较于GDDR5的改变，在于内存预取从8n提升到16n、更低的运行电压（和DDR3L相同的1.35V）、其余部分与GDDR5的基本相同。 NVIDIA下一代Pascal架构的显示核心，旗舰型号使用GDDR5X内存。

另见

电脑设备带宽列表

免责声明：以上内容版权归原作者所有，如有侵犯您的原创版权请告知，我们将尽快删除相关内容。感谢每一位辛勤著写的作者，感谢每一位的分享。